当AI开始设计芯片——聊聊EDA与AI时代的芯片设计
芯片 硬件 AI 产品 技术讨论
一颗芯片装进手机、汽车或数据中心后，用户看不到设计它的软件。颜华把 EDA 比作写文章时使用的 Word 或 WPS：它参与创作，却不会随着发表的文章一起出现。EDA 是电子设计自动化软件，处在芯片设计而非芯片成品之中；反复验证、优化和生成版图的过程，都要依靠这类工具完成。节目从这个不显眼的环节出发，讨论 AI 为何开始进入芯片设计，以及它目前还替代不了什么。
颜华说，全球 EDA 年产值约为 129 亿美元，而全球半导体产值约为 8,000 亿美元；按他的估算，前者占比约 1.6%。规模很小，并不意味着可以绕过它。设计完成后，版图才会交给晶圆厂制造；流片一旦出现问题，代价远高于软件发布一个带 bug 的版本再修复。正因如此，芯片行业可以接受用 AI 提高效率，却不能把不确定的输出直接当作可制造的结果。
EDA 解决的是怎样把想法变成可制造的芯片
芯片设计并不是单一路径。颜华将其分成数字设计和模拟设计：数字设计可从 RTL、Verilog 这类描述硬件功能的语言出发，经过逻辑门等中间步骤走向版图；模拟设计则从电容、电感等原理图出发，更多依赖工程师直接绘制版图。今天很多芯片把数字和模拟部分整合在一起，最后仍要共同接受制造前的检查。
工具之外，设计者还会使用 IP。节目把它比作经过验证、可以复用的文章段落：例如高速接口 IP 已经有成功流片的经验，团队便不必先为这个接口单独试流片，再把它接入主芯片。它不能替代芯片的核心设计，却能缩小未知部分，减少一次性整合时的风险。
这也解释了 EDA 公司为何会从系统厂商那里收到不同于传统芯片公司的需求。颜华观察到，早年客户多是专门从事芯片设计的公司；近年，汽车企业、云厂商、模型公司以及字节、阿里等系统级厂商纷纷考虑自研芯片。对这些新客户而言，芯片是整体产品或算力体系的一部分，不是全部业务。过去一个项目可能用 24 到 36 个月才进入流片，如今 12 到 15 个月的周期已很常见，工具效率、成熟 IP 和现场支持因而变得更重要。
企业何时会把芯片从采购变成自研
颜华把这个决定归结为一笔经济账。通用芯片适合许多场景；但当一家企业在某种产品上持续采购的数量和成本足够高时，自行设计可能更划算。以带有多种传感器的扫地机器人为例，主控芯片既要处理数据，也要受电池、发热和续航限制。颜华仅就这一场景估计，连同研发团队、制造和流片，投入可能达到数亿美元。
大模型让这笔账多出训练与推理的区别。小规模训练时，直接购买通用计算芯片可以满足需求；规模扩大后，硬件、电力与散热支出都会累积。推理又未必与训练采用同一种计算模式。颜华认为，若一家公司能把自己的推理算法固化到专用集成电路 ASIC 中，可能以更低功耗适配自己的任务。不同企业会在成本、性能和功耗之间给出不同权重，因此自研并不是所有人的必然选择。
自研并非只为追求性能。节目中反复出现的约束包括采购规模、电费、冷却能力、算法是否适合通用芯片，以及项目能否承受研发与流片风险。适配自身算法的专用芯片可能降低某些成本，但也把更多工程责任留在企业内部。
当芯片规模和定制化程度上升，复用也更有价值。新进入这个领域的系统厂商会聘请专业团队，但往往还要求 EDA 厂商以更贴近项目的方式支持工具和流程。颜华提到，传统芯片公司更多是在软件出问题时寻求协助；新客户则希望供应商参与指导，甚至共同推进项目。原因很直接：一项高成本的制造决策，不能靠软件行业常见的快速回滚来补救。
AI 可以搜索方案，不能跳过约束
芯片设计对 AI 的谨慎，来自它对错误的低容忍度。软件的缺陷可以在下一次发布中修复，芯片一旦因设计错误而不能运行，影响的是整次制造。颜华说，行业大约从 2020 年才陆续把 AI 功能引入设计流程；新思科技当时推出过与强化学习相关的功能，处理一些需要反复试验的优化问题，让系统在给定目标下寻找较优方案。
一个常用的目标是 PPA，也就是性能、功耗和面积。三者彼此牵制：为了提高性能而加粗连线，可能增加面积；为了缩小面积而使连线更细，电阻变化又可能抬高功耗。AI 可以在大量候选方案中搜索，但它不能替工程团队定义取舍，更不能把没有经过验证的结果直接送去制造。
Agent 能承担的工作
在既定目标和约束下反复尝试方案，生成部分设计语言或辅助处理流程中的重复任务。
工具与人仍要承担的工作
用多年积累的规则验证结果，并在签核时为芯片能否制造、能否工作负责。
主持人把这种关系类比为让大模型操作 Blender：模型可以提出或执行操作，软件本身保留了领域规则。颜华认可这个判断。在他的表述中，EDA 工具沉淀的是芯片行业长期形成的约束；设计代码通过不同工具的验证，得到可通过的结果后，团队才能进入下一步。Agent 可以替人完成其中一部分工作，却没有替产品结果负责的主体资格。
新思科技正在试用多类 Agent。颜华称，公司已有三十多个 Agent，全球也有三十多个客户在试用；它们如同先接受过工具培训的新员工，但还需要学习每个客户的设计习惯和项目目标。客户环境不同，流程中相邻两步的交互也可能不同，因而部署人员的角色反而更重。2023 年发布的 Copilot 则被他描述为把知识库用于回答常见工具问题，使原本处理这类问题的支持团队能腾出精力，参与更贴近客户环境的部署工作。
收费方式尚没有定论。节目讨论过按结果、按 token 或沿用既有软件许可的可能性，但颜华明确说仍在探索。本地部署的开源模型尤其让按 token 计费变得困难。客户项目数量增加也不必然对应更多收入；在嘉宾看来，更高的复杂度和更强的定制需求，才更可能改变软件服务的价值。
自研芯片的需求也未必会一直按同样速度增长。颜华说，过去几年客户和项目变多，软件需求随之增加；最近的趋势则有些放缓，原因是许多原本会进入这一领域的系统厂商已经启动了项目。他期待 Agent 带来下一轮变化，但没有把它当作已经发生的结论。
从单颗芯片到散热和封装
芯片设计的边界也在向系统移动。颜华提到，多颗裸片之间的连线过长时，性能会受限制；把芯片堆叠起来可以缩短连接，却会把散热问题推到更突出的位置。此时，单颗裸片的热设计还不够，冷却方式、封装之外的热量如何散出，都需要系统级仿真。颜华以新思科技收购 Ansys 后的方向说明，公司希望把视野从硅片扩展到系统层面。
数据中心客户需要的也不再只是单颗加速器，而是一套包含网络、存储、传输和冷却的系统。节目以英伟达的 CUDA 生态和整套数据中心方案为例，说明客户的需求已跨过芯片本身。嘉宾还提到，面对高功耗和铜互连带来的发热，行业正在讨论硅光等方案；这些路线能否在具体产品中采用，仍取决于架构和系统条件。
从生成到流片：自动化流程完成了哪一步
这些案例完成的实际步骤并不相同。颜华举了三星在 2021 年与新思科技合作的三纳米项目：强化学习参与其中，但并非 AI 独立完成设计。对于英伟达的 Chip Neura，他的理解是系统使用 AI 辅助模型工程师编写大量验证脚本，代码生成后仍需要验证。联发科和谷歌 AlphaChip 的案例则引出可复现性的疑问；节目没有给出足以确认其完整流程的材料。
颜华认为，较明确的流片尝试包括中国科学院计算技术研究所的启蒙一号。按他的介绍，这颗 65 纳米芯片在 2023 年 6 月流片，使用 AI 自动流程和开源 EDA OpenROAD，并以大量形式验证检查结果。它被宣传为可对标英特尔 486，但节目同时列出其约 400 万逻辑门、而英特尔 486 约 40 万逻辑门的比较；芯片面积大约是后者的十倍。因此，这更像一次验证自动化路线的实验，而不是已经具备同等效率的产品证明。
另一项被提及的 VaryCode 项目宣称可从 219 个字直接生成 GDS，并且没有人工参与；但它使用虚拟标准单元库，没有进入流片。颜华据此区分了生成设计描述、完成物理实现和真正制造三件事。只要最后一个环节尚未发生，自动化系统是否能面对真实工艺、真实约束和真实责任，就仍没有答案。
判断 AI 设计芯片的进展，需要问清四件事：AI 参与的是哪一段流程，是否有人工和既有工具验证，是否完成流片，以及芯片在面积、性能、功耗上与什么对象比较。节目中的案例说明，使用 AI 与由 AI 独立交付可制造芯片之间还有很长一段距离。
签核责任和人的工作会怎样变化
颜华的判断并不排除人员结构变化。简单芯片的团队规模可能下降，IP 和工具使更多模块可以复用；他提到，OPPO 的哲库在手机芯片时期约有 3,000 人，其中真正从事芯片设计的约 1,500 人，而把后端外包的汽车芯片公司，设计团队可能只有两三百人。两组数字对应不同范围和组织方式，不能据此推导某一类芯片的固定编制。
AI 同时会改变工具的形态。一些波形查看工具原本是给工程师找问题用的；若未来由 Agent 与 Agent 协作，面向人的可视化功能可能减少。与此同时，颜华坚持，工具仍负责施加约束，Agent 处理过去由人完成的一部分任务，最终签核仍需要人承担责任。模型能力变化很快，他也没有为这一边界给出确定的时间表。
访谈最后回到人才。集成电路专业仍是最直接的入口，通信、电子等背景也能进入相关领域；但系统级问题要求设计者理解更宽的上下文。颜华特别看重把跨领域知识整合起来、把需求清楚表达给 AI 的能力。AI 可以改变工程师操作工具的方式，芯片要为何种产品服务、需要在何处取舍、能否接受制造风险，仍需要人从产品、商业和工程的交界处作出判断。